摘要：
AMD ZCU106 U-Boot 2023.1 Open Source Flow 编译的缺少“gnutls/gnutls.h”错误 ## 获取代码 以下列命令获取U-Boot代码 ``` petalinux-devtool modify u-boot-xlnx ``` 在目录components/ 阅读全文
摘要：
# 代码排版工具 不同人代码的排版习惯不一样。遇到自己不喜欢的格式，看起来比较麻烦。可以使用astyle对代码进行排版。 a56爆大奖在线娱乐喜欢以"otbs"格式的排版。命令如下： ``` astyle -s --style=otbs *.c astyle -s --style=otbs *.h ``` # 错误排 阅读全文
摘要：
# 错误 PetaLinux编译Microblaze的U-Boot时，遇到下列错误 ，链接时提示找不到相关函数。 ``` | microblazeel-xilinx-linux-ld.bfd -Bstatic --no-dynamic-linker -Ttext 0x80100000 -o u-bo 阅读全文
摘要：
集成AMD Xilinx的standalone的例子到FreeRTOS时，关于中断的注意事项。 FreeRTOS也可以说是standalone的程序。因此可以方便的把AMD Xilinx的standalone的例子，集成到FreeRTOS。 但是对于中断的处理，要小心。FreeRTOS会初始化中断控 阅读全文
摘要：
## 问题 AMD Vitis 调试代码时，BSP代码的某些应该被执行的行，没有被执行，调试器显示代码乱跳等。 ## 原因 为了提高运行速度，BSP编译时，默认使用了优化选项进行编译，导致调试器对应二进制代码、和C代码时出现问题，显示出错误的执行流程。 这只是显示问题，实际执行流程是没有问题的。 # 阅读全文
摘要：
中断优先级 AXI Interrupt Controller支持中断优先级。 在Vivado Block Design中， bit-0连接的中断优先级最高， 越靠近bit-0的中断优先级最高。 AXI Interrupt Controller的手册pg099中的描述如下： Priority betw 阅读全文
摘要：
AMD MicroBlaze中通过AXI Timer获取时间戳 硬件的Vivado Block design设计中，添加AXI Timer 包含AXI Timer的头文件 #include "xtmrctr.h" 定义timer的参数和全局变量 /* * The following constant 阅读全文
摘要：
需求 客户为AMD Xilinx SoC创建了PetaLinux工程。需要定制PetaLinux中的FSBL。 PetaLinux默认从内部指定的源取代码。 取出FSBL代码 使用命令“petalinux-devtool modify fsbl-firmware”， 可以取出FSBL代码到目录“co 阅读全文
摘要：
看到了有文章提到软核Risc-V在FPGA上的DMIPS数据， 0.464 DMIPS/MHz。 使用手上现有的MicroBlaze工程，顺手测试了MicroBlaze的DMIPS数据。 使用的单板是AC701， 芯片是7A200T。MicroBlaze配置128KB Local Memory， 8 阅读全文
摘要：
概述 AMD Xilinx Vitis内部集成了各种外设的例程，为工程师提供了快速上手的代码。 AMD Xilinx有很多开发板。各种单板的硬件参数不一定完全一致，有时需要根据单板硬件设计、Vivado中的Block Design设计，修改外设例程的参数。 IIC EEPROM例程 a56爆大奖在线娱乐描述在如何运 阅读全文