摘要:
https://mp.weixin.qq.com/s/hxXyWs17StnIXfJAq-MUFQ 简单介绍vsim文件夹中的Makefile/Makefrag/Makefrag-verilog。 1. vsim/Makefile 1) 定义默认规则: 2) 定义相关变量: 其中: a. base_ 阅读全文
摘要:
https://mp.weixin.qq.com/s/Ypjv95Yidy5Pto6u_00HKQ 简单介绍顶层目录下的Makefrag。 ? 1. 检查RISCV环境变量是否定义: 2. 定义项目相关的变量: 3. 处理config: 其中: a. 定义comma变量; b. 定义space变量; 阅读全文