摘要：
Yiyang Yuan (袁易扬) Research Interests Compute-In-Memory, Resistive Random Access Memory, Artificial Intelligence, Brain-Machine Interface Education Sep 阅读全文
摘要：
模拟集成电路设计 9.3 采样保持电路 采样保持电路是集成电路中的一个重要组件，尤其是在数据转换器中。在许多情况下，使用采样保持（在数据转换器的前端）可以大大减少由于转换器内部操作中的延迟时间略有不同而导致的误差。 采样保持电路的a56爆大奖在线娱乐最简单的实现方式如下图所示，当\(\phi_{clk}\)为高时， 阅读全文
摘要：
模拟集成电路设计 9.2 电平转换器 电平转换器是集成电路设计中的一个重要部分，常用于芯片多电压域低功耗设计和I/O中。a56爆大奖在线娱乐们知道在集成电路中，I/O电压与Core电压常常处于两个不同的电压域，因此a56爆大奖在线娱乐们需要使用电平转换器（level shifter）来将I/O电压降低到Core电压，或者将Core电压 阅读全文
摘要：
模拟集成电路设计 9.1 比较器 比较器可能是继放大器之后第二常用的电路元件，比较器用于判断一个信号是否大于或小于零，或者比较一个信号是否大于另一个。如a56爆大奖在线娱乐们之前的章节所见，比较器在ADC中非常常用。在其他的应用中也经常出现比较器，例如数据传输，开关电源稳压器等等。 a56爆大奖在线娱乐最简单的比较器实现方式是使用开 阅读全文
摘要：
8.4.3 数控振荡器 在之前的章节中，a56爆大奖在线娱乐们介绍了a56爆大奖在线娱乐简单得基于LC振荡器得数控振荡器方式，通过开关控制谐振电路中的电容值实现数控频率方式。 另a56爆大奖在线娱乐更直接的利用模拟PLL中的LC振荡器VCO的方式是直接通过DAC的方式将数字码转换成模拟量，然后对电容施加控制。值得一提的是这种压控电容一般通过MOS 阅读全文
摘要：
8.4.2 时间-数字转换器 在上一节a56爆大奖在线娱乐们介绍了TDC的a56爆大奖在线娱乐典型实现，即单延时链TDC，通过\(2^N\)的延迟单元和D触发器可以实现N bit的时间数字转换功能，但这种结构的分辨率受到延迟单元的最小延迟时间限制，即： \[LSB=\tau_{delay}=\frac{T}{2^N} \tag{8. 阅读全文
摘要：
8.4.1 全数字锁相环介绍 随着CMOS工艺的演进，数字电路的尺寸得到不断的微缩，工作电压不断的降低，这使得模拟PLL受到了许多挑战，如环路滤波器中无源器件尺寸庞大，即使在更先进的CMOS工艺下也无法缩小，如果改为片外器件又会引入额外噪声，并增加pad需求和PCB面积，如下图所示，一个典型的模拟P 阅读全文
摘要：
8.3.2 PLL中的抖动与相位噪声 在PLL中有若干种抖动源，具体来说包括： 输入参考的抖动\(\phi_{in}\) VCO中的抖动 环路滤波器产生的噪声 分频器产生的噪声 由于任何实际PLL中的抖动都相对较小，因此分析其在环路中和环路内的传播可以使用线性小信号模型。上面列出的噪声源出现在环路的 阅读全文
摘要：
8.3.1 抖动与相位噪声 不像大部分集成电路中的模拟信号以电压或电荷来承载信息，对于时钟波形来说，其重要方面在于其穿越某些特定阈值时的特定时间点。抖动是这些特定时间点上的随机偏差，而相位噪声是这些时间点上的随即偏差，相位噪声则是抖动的频域a56爆大奖在线娱乐。由于抖动和相位噪声由热噪声和其他所有电路中存在的其他噪 阅读全文
摘要：
8.2.3 振荡器的相位噪声 振荡器的相位噪声是一个基本特征。因为不存在一个无损失的振荡器（那就是永动机了），任何振荡器都需要一些有源电路来维持振荡，而这些有源电路会引入噪声。具体哪个器件引入了噪声的机理很微妙，到了后来才逐渐变得易于理解。但是，相位噪声的现象学事实是公认的，并且足以作为集成电路振荡 阅读全文
摘要：
8.2.2 LC振荡器 LC振荡器是调谐振荡器的一个例子。环形振荡器使用有源放大器级来提供环路不稳定性所需要的180°相移，调谐振荡器向反馈环路中插入调谐（谐振）电路来提供相移。在LC振荡器的例子中，谐振是由一个并联的LC电路实现的。 一个简单的LC振荡器如下图(a)所示，其小信号差分半边电路如下图 阅读全文
摘要：
8.2.1 环形振荡器 在这一章节，a56爆大奖在线娱乐们将介绍振荡器的基本概念。环路振荡器可以分成若干种，但两种主要的分类依据是直接产生正弦信号还是产生方波（或者三角波）信号输出。正弦波输出振荡器常被用于一些频率选择或者反馈电路的调谐电路，而方波输出振荡器常被用于一个非线性反馈电路例如弛豫振荡器或者环形计数器。使用 阅读全文
摘要：
8.1.3 锁相环的锁相过程 为了理解PLL的锁相过程，a56爆大奖在线娱乐们可以考虑一个简单的例子。假定分频系数\(N=1\)，从而\(\phi_{div}=\phi\)。更进一步，假定输入信号一开始等于VCO的自由运行频率，系统一开始锁定在\(\phi_d=0\)，Dion给滤波器的输出\(V_{cntl}\)也 阅读全文
摘要：
8.1.2 锁相环的基本组件 压控振荡器（VCO）：PLL的一个关键组件是VCO，一个有着震荡输出的电路（以正弦波或者其他的时钟信号的形式），其频率取决于输入的控制电压\(V_{cntl}\)。因此，假定VCO的输出为随着时间缓慢变化的正弦电压，其可以通过下面的方程a56爆大奖在线娱乐： \[V_{osc}(t)= 阅读全文
摘要：
8.1.1 锁相环基本介绍 几乎所有的数字，射频电路以及大部分的模拟电路。不幸的是，集成电路振荡器本身并不适合用于高性能电路中的频率/时间参考源。一个主要的问题是它们的震荡频率并不能精确知道。更进一步的，集成电路振荡器的时钟抖动（可以被认为是频率上的随机波动）对于大部分应用来说太大。因此，集成电路只 阅读全文
摘要：
7.5.6 时间交错型ADC a56爆大奖在线娱乐们可以通过将多个ADC做并行来实现非常高速的ADC[Black, 1980]。下图展示了一个四通道时间交错型ADC的架构图： 此处，\(\phi_0\)是一个四倍于\(\phi_1\)到\(\phi_4\)的速率的时钟。此外，\(\phi_1\)到\(\phi_4\) 阅读全文
摘要：
7.5.5 折叠型ADC a56爆大奖在线娱乐们刚了解完输入放大器的数量如何通过插值型架构来减少。但是对于一个N bit的ADC来说，仍然需要\(2^N\)个锁存比较器。这个大量的比较器数量可以通过折叠型ADC架构来减少。折叠型ADC架构类似于两步型ADC，一组LSB分离于一组MSB进行独立的查找。但是，相比两步型A 阅读全文
摘要：
7.5.4 插值型ADC 插值型ADC如下图所示使用输入放大器，这些输入放大器在其阈值电压附近表现为线性放大器，但是可以在它们的差分输入够大时饱和。作为结果，后续的锁存器只需要决定放大器输出的符号，因为输入信号和阈值电压之差已经被放大。同时，连接到\(V_{in}\)的输入放大器数量通过在这些放大器 阅读全文
摘要：
7.5.3 两步型ADC 两步型ADC常被用于高速中精度的ADC。他们相比Flash ADC能够提供一些额外的优点。具体来说，两步型ADC需要更少的硅面积，消耗更少的能量，有着更小的电容负载，并且比较器需要分辨的电压相比Flash ADC更宽松。两步型ADC的吞吐率可以接近Flash ADC，尽管他 阅读全文
摘要：
7.5.2 周期型ADC 周期型ADC（或者叫算数ADC）与逐次比较型ADC的工作原理很像，但是与逐次比较型ADC每次减半参考电压不同，周期型ADC每次保持参考电压不变，而将误差电压放大两倍。一个有符号周期型ADC的流程图如下图所示： 周期型ADC的结构图如下图所示[McCharles, 1977; 阅读全文
摘要：
7.5.1 积分型ADC 积分型ADC是a56爆大奖在线娱乐流行的对于慢速信号做高精度数据转换的方式。这类ADC有着非常低的失调与增益误差，且高度线性。更进一步的优势是积分型ADC在实现时仅仅需要很少的电路。积分型ADC的一个常用场景是用在测量仪器中，例如电压表或者电流表。 双斜积分型ADC的简化架构图如下图所示： 阅读全文